Một FF là một đa hài ổn định kép
Kí hiệu của Flip-flopNếu những ngõ vào sẽ quyết định hành động ngõ ra là cái gì thì ngõ đồng hồ đeo tay ck lại chỉ ra rằng khi nào mới có sự đổi khác đó. Chân Ck hoàn toàn có thể ảnh hưởng tác động mức thấp hay mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố định và thắt chặt thì chỉ có một kiểu tác động ảnh hưởng và chỉ một mà thối, ví dụ với IC 74112 chỉ có một cách ảnh hưởng tác động là xung Ck tác động ảnh hưởng theo cạnh xuống .
Nguyên lý hoạt động
Flip-flop triển khai công dụng giải quyết và xử lý tín hiệu vào và làm 1 bít nhớ trạng thái tác dụng, với hai ngõ ra là thuận Q và hòn đảo Q. .
Nhu cầu điều khiển và tinh chỉnh dẫn đến chế ra Flip-flop hoàn toàn có thể có nhiều ngõ vào và phương pháp tác động ảnh hưởng của ngõ lên tác dụng khác nhau. Theo quy tắc chung, những ngõ vào chia ra ba loại :Ngõ vào dữ liệu D (Data): Trị logic hay trạng thái chính cần chốt.Ngõ vào điều khiển không đồng bộ: Khi ngõ khiển này ở mức tích cực (active) thì Flip-flop hoạt động theo cách nào đó. Ngõ này thường ký hiệu là E hay EN (enable) hay gate. Mức tích cực do nhà chế tạo đặt ra, có thể là logic 1 (thuận) hay 0 (đảo).Ngõ vào clock hay nhịp đồng bộ CLK: Có ở các Flip-flop cần hoạt động đồng bộ. Flip-flop thực hiện chức năng chính của nó vào thời điểm sườn xung clock chuyển từ 0 lên mức cao. Quy ước này được tất cả nhà sản xuất tôn trọng.Ngõ vào tài liệu D ( Data ) : Trị logic hay trạng thái chính cần chốt. Ngõ vào điều khiển và tinh chỉnh không đồng nhất : Khi ngõ khiển này ở mức tích cực ( active ) thì Flip-flop hoạt động giải trí theo cách nào đó. Ngõ này thường ký hiệu là E hay EN ( enable ) hay gate. Mức tích cực do nhà sản xuất đặt ra, hoàn toàn có thể là logic 1 ( thuận ) hay 0 ( hòn đảo ). Ngõ vào clock hay nhịp đồng nhất CLK : Có ở những Flip-flop cần hoạt động giải trí đồng nhất. Flip-flop thực thi tính năng chính của nó vào thời gian sườn xung clock chuyển từ 0 lên mức cao. Quy ước này được toàn bộ đơn vị sản xuất tôn trọng .Trong những ngõ khiển, thì R ( Reset ) thường nhắc đến nhiều nhất, nó Reset cho Q. trong f / f về trị logic 0, Q. về trị logic 1. Chú ý rằng Reset là tín hiệu sử dụng trong mọi mạng lưới hệ thống digital, nhưng ở đó từng nơi nó hoàn toàn có thể đặt trị mặc định là 1 khi thiết yếu .Trong sử dụng phải tránh Xung đột do những ngõ khiển gây ra bất định hiệu quả, tức là phải phong cách thiết kế timing đúng, và những ngõ khiển không dùng đến thì phải nối vào nơi có mức logic không tích cực ( inactive ) .
Các loại Flip – flop
FF SR (mạch lật lại đặt)FF SR ( mạch lật lại đặt )
FF RS nảy cạnh lên khi đó sẽ kí hiệu hình tam giác ở sơ đồ khối và dấu mũi tên lên trong bảng trạng thái .FF RS nảy bằng cạnh xuống tựa như và có khí hiệu thêm hình tròn trụ nhỏ hay gạch đầu Ck để chỉ cạnh xuống ở ký hiệu khối và vẽ dấu mũi tên xuống ở bảng trạng thái .2. FF – JKFF JK bổ trợ thêm trạng thái cho FF RS ( tránh trạng thái cấm )
Nhận thấy đầu vào J, K điều khiển và tinh chỉnh trạng thái ngõ ra theo đúng như cách mà S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển thành trạng thái ngược lại ( với J = K = 0 ). Nó còn gọi là chính sách lật của hoạt động giải trí .Xem thêm : Definition Of Come Under Fire Là Gì, Nghĩa Của Từ Come Under FireTừ dạng sóng hoàn toàn có thể thấy rằng ngõ ra FF không bị ảnh hưởng tác động bởi sườn xuống của xung ck những nguồn vào J K cũng không có tác động ảnh hưởng trừ khi xảy ra tác động ảnh hưởng lên của CkFF JK hoàn toàn có thể tạo thành từ FF SR có thêm 2 đầu and có ngõ ra đưa về như hình :
Còn cấu tạo bên trong của FF JK kích bằng cạnh sườn sẽ như sau :
Xem thêm: Yêu xa là gì
3. FF-TKhi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một ngõ vào T, ngõ ra sẽ bị lật lại trạng thái bắt đầu khi ngõ T tác động ảnh hưởng và mỗi khi có cạnh sườn lên hay xuống của xung ck .Kí hiệu khối và bảng trạng thái của FF T như sau : 
=> 
FF T được sử dụng chính để tạo mạch đếm chia 2. Khi T nối lên mức 1 ( Vcc ) hay để trống, xung kích lần lượt đưa vào ngõ Ck. Nhận thấy ngõ ra Q. sẽ lật trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q. chỉ còn bằng 50% tần số ngõ vào ck nếu đưa Q. này tới những tầng FF sau nữa thì lần lượt tần số f sẽ lại được chia đôi. Đây là nguyên lí chính của mạch đếm sẽ được xét đến ở phần sau .
FF T dùng làm mạch chia tần4. FF-DKhi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ vào gọi là ngõ vào data ( tài liệu ) hay delay ( trì hoãn ). Hoạt động của FF D rất đơn thuần : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động ảnh hưởng cạnh lên hay xuống . 
=> 
FF D thường là nơi để chuyển tài liệu từ ngõ vào D đến ngõ ra Q. cung ứng cho mạch sau như mạch cộng, ghi dịch … nên hơn nữa ngõ vào D phải chờ một khoảng chừng thời hạn khi xung ck kích thì mới đưa ra ngõ ra Q., do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay .5. Mạch chốt DCác FF nảy bằng mức đều hoàn toàn có thể trở thành mạch chốt khi chân ck cho ở mức ảnh hưởng tác động luôn. Thông dụng nhất là chốt D. Mạch được tạo bởi FF D khi thay ngõ vào đồng nhất bởi ngõ vào được cho phép ( enable : E ) tác động ảnh hưởng ở mức cao .Cấu tạo kí hiệu và bảng trạng thái như những hình sau :
Cấu tạo chốt .
6. FF khi có thêm ngõ vào trực tiếp .
Xem thêm: Nguyên lý mạch flip flop
Như thấy những FF đã xem xét ở trên khi cấp điện sẽ hoàn toàn có thể thiết kế xây dựng ngay trạng thái của ngõ ra vì nó còn tuỳ thuộc vào cấu trúc của mạch và những yếu tố ngẫu nhiên khác. Vì lí do này 2 ngõ vào mới được thêm vào để xác lập đúng chuẩn trạng thái logic ra lúc cấp điện ( mở nguồn ) hay bất kỳ khi nào muốn, nó trọn vẹn độc lập với trạng thái logic ở những ngõ vào đồng nhất J, K, R, S, D, T và kể cả xung đồng hồ đeo tay ck, tứcl à chúng giành quyền ưu tiên trước hết quyết định hành động ngõ ra. Chúng được gọi là ngõ vào trực tiếp ( ngõ vào không đồng điệu ) và đặt tên là Preset ( Pr ) có nghĩa là đặt trước và Clear ( Cl ) có nghĩa là xoáCần phải chú ý rằng không được phép đặt chân Pr = Cl = 0 vì khi đó Q = Q. ’ = 1 trạng thái cấm. Chân Pr, Cl khi này không có tính năng gì, không xác lập được trạng thái ra. Do đó, nhiều mạch FF chỉ có 1 ngõ Clear để xoá mạch khi cần mà không có ngõ Pr ; có FF thì lại không có cả 2 ngõ này .Về cấu trúc bên trong của FF khi này, 2 ngõ Pr và Cl sẽ được đưa vào tầng trung gian của những FF, như trong cấu trúc của IC 74LS76 .
Source: https://blogchiase247.net
Category: Hỏi Đáp
